(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-196386 (P2000 - 196386A)

(43)公開日 平成12年7月14日(2000.7.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H03G 3/30

11/00

H03G 3/30

11/00

F 5 J O 3 O

5 J 1 0 0 В

審査請求 未請求 請求項の数7 〇L (全 11 頁)

(21)出願番号

特願平10-370290

(22)出顧日

平成10年12月25日(1998.12.25)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 大高 章二

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)

Fターム(参考) 5J030 CB09 CC02 CC05 CC06

5J100 JA00 KA05 LA00 QA01 QA03


SA01 SA02

(54)【発明の名称】 可変利得回路

(57) 【要約】

【課題】利得制御信号に対して指数関数的に利得を制御 できる範囲を拡大させた可変利得回路を提供する。

【解決手段】第1の利得制御信号Vxを第2の利得制御 信号Vyに変換する利得制御信号変換回路11と、第2 の利得制御信号Vyにより利得が制御される利得制御回 路12とを備え、利得制御信号変換回路11はVy=V $t \cdot ln \{exp(b \cdot Vx/Vt) - 1\}$ (ただし、 V t: 熱電圧、b≥0) なる入出力特性を有し、利得制 御回路12は入力信号電流を1sig、出力信号電流を Iaとしたとき、Ia/Isig=1/[1+exp (Vy/Vt)]なる伝達関数を有する。



AVAILABLE COPY

【特許請求の範囲】

【請求項1】 第1の利得制御信号を第2の利得制御信 号に変換する利得制御信号変換回路と、

前記第2の利得制御信号により利得が制御される利得制 御回路とを備え、

第1の利得制御信号をVx、第2の利得制御信号をVy とし、熱電圧をVt、としたとき、前記利得制御信号変 換回路は、

 $Vy = Vt \cdot ln \{exp (b \cdot Vx/Vt) - 1\}$ ただし、b≥0なる入出力特性を有し、

前記利得制御回路は、入力信号電流をIsig、出力信 号電流をIaとしたとき、

la/lsig=1/[1+exp(Vy/Vt)]なる伝達関数を有することを特徴とする可変利得回路。

【請求項2】 第1の利得制御信号を第2の利得制御信 号に変換する利得制御信号変換回路と、

共通エミッタ端子に入力信号電流が注入され、一方のト ランジスタのコレクタから出力信号電流が取り出される 第1の差動トランジスタ対からなり、該差動トランジス タ対の二つのトランジスタのペース端子間に前記第2の 利得制御信号が供給されることにより利得が制御される 利得制御回路とを備え、

第1の利得制御信号をVx、第2の利得制御信号をVy とし、熱電圧をVt、としたとき、前記利得制御信号変 換回路は、

 $Vy = Vt \cdot ln \{exp (b \cdot Vx/Vt) - 1\}$ ただし、b≥0なる入出力特性を有することを特徴とす る可変利得回路。


【請求項3】 第1の利得制御信号を第2の利得制御信 号に変換する利得制御信号変換回路と、

共通エミッタ端子に正の入力信号電流が注入され、一方 のトランジスタのコレクタ端子から正の出力信号電流が 取り出される第1の差動トランジスタ対と、共通エミッ 夕端子に負の入力信号電流が注入され、一方のトランジ スタのコレクタ端子から負の出力信号電流が取り出され る第2の差動トランジスタ対からなり、該第1の差動ト ランジスタ対の二つのトランジスタのベース端子間およ び該第2の差動トランジスタ対の二つのトランジスタの ベース端子間に前記第2の利得制御信号が供給されるこ とにより利得が制御される利得制御回路とを備え、

第1の利得制御信号をVx、第2の利得制御信号をVy とし、熱電圧をVt、としたとき、前記利得制御信号変 換回路は、

 $Vy = Vt \cdot ln \{exp (b \cdot Vx/Vt) - 1\}$ ただし、b≥0なる入出力特性を有することを特徴とす る可変利得回路。

【請求項4】 前記利得制御信号変換回路は、第3の差 動トランジスタ対により構成され、該第3の差動トラン ジスタ対の共通エミッタ端子はIoなる所定の直流電流 が入力され、該第3の差動トランジスタ対の一方のトラ



にコレクタ端子に Io・exp(-b・Vx/Vt)な る電流が入力され、該第3の差動トランジスタ対の他方 のトランジスタはベース端子が所定の直流レベルに固定 され、該第3の差動トランジスタ対の二つのトランジス タのベース端子の電位差を前記第2の利得制御信号とし て出力することを特徴とする請求項1、2、3のいずれ か1項記載の可変利得回路。

前記利得制御信号変換回路は、前記第3 【請求項5】 の差動トランジスタ対の前記一方のトランジスタのペー ス端子に、該トランジスタのベース端子および前記利得 制御回路に流れるペース電流を補償する電流を入力する 手段を有することを特徴とする請求項4記載の可変利得 回路。

【請求項6】 前記第3の差動トランジスタ対の共通工 ミッタ端子にコレクタ端子が接続され、ベース端子とエ ミッタ端子間に所定のパイアス電圧が印加された第1の トランジスタと、

前記第1のトランジスタのベース端子の一端が接続され た抵抗と、

前記抵抗の他端にベース端子が接続された第2のトラン ジスタと、

前記第2のトランジスタのベース端子に接続され、前記 第1の利得制御信号に比例した電流を流す電流源と、

前記第2のトランジスタのコレクタ端子に電流入力端子 が接続され、電流出力端子から前記Io・exp(-b Vェ/Vt)の電流を出力して、前記第3の差動トラ ンジスタ対の前記一方のトランジスタのコレクタ端子に 供給する第1のカレントミラー回路とを有することを特 徴とする請求項4または5記載の可変利得回路。

【請求項7】 前記第3の差動トランジスタ対の共通エ ミッタ端子にコレクタ端子が接続され、ベース端子とエ ミッタ端子間に所定のバイアス電圧が印加された第1の トランジスタと、

前記第1のトランジスタのベース端子に一端が接続され た抵抗と、

前記抵抗の他端にベース端子が接続された第2のトラン ジスタと、

前記第2のトランジスタのベース端子に接続され、前記 第1の利得制御信号に比例した電流を流す電流源と、

前記第2のトランジスタのコレクタ端子にエミッタ端子 が接続された第3のトランジスタと、

前記第3のトランジスタのコレクタ端子に電流入力端子 が接続され、電流出力端子から前記Io・exp(-b ・Vx/Vt)の電流を出力して、前記第3の差動トラ ンジスタ対の前記一方のトランジスタのコレクタ端子に 供給する第1のカレントミラー回路と、

前記第3のトランジスタのベース端子に電流入力端子が 接続され、電流出力端子が前記第3の差動トランジスタ 対の前記一方のトランジスタのペース端子に接続された 第2のカレントミラー回路とを有することを特徴とする 請求項4または5記載の可変利得回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は可変利得回路に係 り、特に利得制御信号に対して指数関数的に利得が変化 するように構成された、携帯無線機等に好適な可変利得 回路に関する。

[0002]

【従来の技術】近年、携帯電話機に代表される無線通信 機器の開発が盛んに行われている。これらの無線通信機 器は、例えば人間が所持したり、自動車などに搭載され て使用されるため、小型かつ軽量であることが要求され る。このため、機器を構成する部品は従来の構成部品単 体を多数接続したハイブリッド構成よりも、小型化、軽 **量化に向くモノリシックIC(集積回路)化が強く望ま** れている。部品の小型化の他に、機器の低価格化も当然 に要求されるが、モノリシックIC化は低価格化にも欠 かせない技術である。

【0003】このような無線通信機器における無線送受 信機回路では、IF(中間周波数)段に可変利得増幅器 (可変利得回路) が配置され、この可変利得回路により IF信号を適正なレベルに調整できるように構成され る。また、近年盛んに開発が進められているCDMA (符号分割多元接続) 方式の無線通信機器では、送信電

I a / I s i g = 1 / [1 + e x p (V x / V t)]

ここでVtは熱電圧であり、常温で約26mVである。 【0007】式(1) から、1≪exp (Vx/Vt) の条件では、Ia/Isig=1/exp (Vx/V t)と近似でき、利得制御信号Vxに対して利得は指数 関数的に変化(減少)することが分かる。しかしなが ら、1≪exp(Vx/Vt)の条件が成り立たない場 合、例えば利得制御信号Vxが0以下の領域では、Vx と利得の関係は指数関数の関係ではなくなる。すなわ ち、利得制御信号Vxに対し1≪exp (Vx/Vt) の仮定が成り立たなくなると、利得制御信号Vxに対す る利得の変化は指数関数的ではなくなってしまう。

【0008】無線通信機器等において利得制御を行う場 合、利得制御信号Vxに対して指数関数的に利得を変化 させること、言い換えれば利得制御信号Vェとデジベル 表示した利得との関係が線形であることが制御の容易さ から求められる。しかし、図10の可変利得回路では、 このような線形の関係は1≪exp(Vx/Vt)の条 件でしか得られず、広範囲の利得制御を行うことができ ない。また、このような線形の関係が得られる利得(I a/Isig)は最大でも1/2以下であり、入力信号 電流【sigである【F信号の約半分を捨ててしまうこ とになるため、可変利得回路に入力される信号のS/N を低下させるという問題がある。

[0009]

力制御が必須であるため、このIF段の可変利得回路は 70 d B以上の信号レベル制御を可能とするような広範 囲の利得制御を行うことが求められる。

【0004】一般に、このような広範囲の利得制御を行 うためには、利得制御信号に対して指数関数的に信号レ ベルを調節することが要求される。しかし、従来の可変 利得回路では以下に説明するように、利得制御信号に対 して指数関数的に信号レベルを調節できる範囲がかなり 制限され、上記の要求に応えることが難しく、この範囲 を超えて利得を変化させるようにすると制御が困難にな ってしまうという問題がある。

【0005】図10に、従来の可変利得回路を示す。ト ランジスタQ100、Q101は差動トランジスタ対を 構成しており、共通エミッタ端子に入力信号電流Isi gが注入され、出力信号電流IaはトランジスタQ10 0のコレクタ端子から取り出される。入力信号電流 I s i gから所定の利得倍された出力信号電流 I a を生成す るために、利得制御信号VxがトランジスタQ100, Q101のベース端子間に入力される。トランジスタQ 101のコレクタ端子に流れる電流(Isig-Ia) は不要電流とされ、電源等に流れ込むように設計され る。

【0006】この可変利得回路の利得、つまり入力信号 電流Isigから出力信号電流Iaへの伝達関数は、近 似的に次式(1)で表される。

$$(V \times / V t)] \qquad (1)$$

【発明が解決しようとする課題】上述したように、従来 の可変利得回路は利得制御信号に対して指数関数的に利 得を制御できる範囲が狭く、この範囲を超えて利得を制 御しようとすると、制御が難しくなるという問題点があ

【0010】従って、本発明の目的は、利得制御信号に 対して指数関数的に利得を制御できる範囲を拡大できる 可変利得回路を提供することにある。

[0011]

【課題を解決するための手段】上記の課題を解決するた め、本発明に係る可変利得回路は、第1の利得制御信号 を第2の利得制御信号に変換する利得制御信号変換回路 と、第2の利得制御信号により利得が制御される利得制 御回路とを備え、利得制御信号変換回路は、第1の利得 制御信号をVx、第2の利得制御信号をVy、熱電圧を Vtとしたとき、

 $Vy = Vt \cdot in \{exp(b \cdot Vx/Vt) - 1\}$ ただし、b≥0なる入出力特性を有し、利得制御回路 は、入力信号電流をIsig、出力信号電流をIaとし たとき、

Ia/Isig=1/[1+exp(Vy/Vt)]なる伝達関数を有することを特徴とする。

[0012] Ia/Is i g=1/[1+exp (Vy)]/Vt)]の伝達関数を有する利得制御回路は、一つの

態様によると例えば、共通エミッタ端子に入力信号電流 が注入され、一方のトランジスタのコレクタから出力信 号電流が取り出される差動トランジスタ対からなり、こ の差動トランジスタ対の二つのトランジスタのベース端 子間に第2の利得制御信号が供給されることにより利得 が制御されるように構成される。

【0013】また、他の態様による利得制御回路は、上 記と同じ伝達関数を有し、差動信号を入力できるように 差動回路化された利得制御回路であって、共通エミッタ 端子に正の入力信号電流が注入され、一方のトランジス タのコレクタ端子から正の出力信号電流が取り出される 第1の差動トランジスタ対と、共通エミッタ端子に負の 入力信号電流が注入され、一方のトランジスタのコレク 夕端子から負の出力信号電流が取り出される第2の差動 トランジスタ対からなり、第1の差動トランジスタ対の 二つのトランジスタのベース端子間および第2の差動ト ランジスタ対の二つのトランジスタのペース端子間に第 2の利得制御信号が供給されることにより利得が制御さ れるように構成される。

【0014】本発明による可変利得回路では、例えば外 部から入力される第1の利得制御信号 Vxが利得制御信 号変換回路によってVy=Vt・ln {exp (b・V x/V(t) - 1 なる第2の利得制御信号に変換された 後、利得制御回路に入力される。利得制御回路の伝達関 数(利得)、つまり出力信号電流 I a と入力信号電流 I sigの比はIa/Isig=1/[1+exp(Vy /V t)]であり、これにVy=V t・in {exp (b·Vx/Vt)-1)の関係を代入すると、Ia/ Isig=exp(-b·Vx/Vt)となり、第1の 利得制御信号Vxに対して指数関数的に変化する。

【0015】従って、第1の利得制御信号Vxが0の領 域から、利得Ia/IsigをVxに対して指数関数的 に変化させることができる。すなわち、第1の利得制御 信号Vxに対して指数関数的に利得を制御できる範囲が 拡大される。

【0016】本発明における利得制御信号変換回路は、 例えば差動トランジスタ対(第3の差動トランジスタ 対) により構成される。この差動トランジスタ対の共通 エミッタ端子はIoなる所定の直流電流が入力され、こ の第3の差動トランジスタ対の一方のトランジスタはコ レクタ端子とベース端子が接続されると共にコレクタ端 子にIo・exp(-b・Vx/Vt)なる電流が入力 され、この第3の差動トランジスタ対の他方のトランジ スタはベース端子が所定の直流レベルに固定される。そ して、この第3の差動トランジスタ対の二つのトランジ スタのベース端子の電位差を第2の利得制御信号として 出力する。

【0017】本発明における他の利得制御信号変換回路 は、さらに第3の差動トランジスタ対の一方のトランジ スタのベース端子に、このトランジスタのベース端子お よび利得制御回路に流れるベース電流を補償する電流を 入力する手段を有することを特徴とする。

【0018】本発明における別の利得制御信号変換回路 は、第3の差動トランジスタ対の共通エミッタ端子にコ レクタ端子が接続され、ベース端子とエミッタ端子間に 所定のバイアス電圧が印加された第1のトランジスタ と、この第1のトランジスタのベース端子に一端が接続 された抵抗と、この抵抗の他端にベース端子が接続され た第2のトランジスタと、この第2のトランジスタのペ ース端子に接続され、第1の利得制御信号に比例した電 流を流す電流源と、第2のトランジスタのコレクタ端子 に電流入力端子が接続され、電流出力端子からIo・e xp(-b・Vx/Vt)の電流を出力して、第3の差 動トランジスタ対の一方のトランジスタのコレクタ端子 に供給する第1のカレントミラー回路とをさらに有する ことを特徴とする。

【0019】本発明におけるさらに別の利得制御信号変 換回路は、差動回路化された利得制御回路に適合した構 成であって、第3の差動トランジスタ対の共通エミッタ 端子にコレクタ端子が接続され、ペース端子とエミッタ 端子間に所定のバイアス電圧が印加された第1のトラン ジスタと、この第1のトランジスタのベース端子に一端 が接続された抵抗と、この抵抗の他端にベース端子が接 続された第2のトランジスタと、この第2のトランジス 夕のベース端子に接続され、第1の利得制御信号に比例 した電流を流す電流源と、第2のトランジスタのコレク タ端子にエミッタ端子が接続された第3のトランジスタ と、この第3のトランジスタのコレクタ端子に電流入力 端子が接続され、電流出力端子からIo・exp(- b ・Vx/Vt)の電流を出力して、第3の差動トランジ スタ対の一方のトランジスタのコレクタ端子に供給する 第1のカレントミラー回路と、第3のトランジスタのペ ース端子に電流入力端子が接続され、電流出力端子が第 3の差動トランジスタ対の一方のトランジスタのベース 端子に接続された第2のカレントミラー回路とを有する ことを特徴とする。

[0020]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態を説明する。

[第1の実施形態] 図1は、本発明の第1の実施形態に 係る可変利得回路の基本構成を示す図である。利得制御 信号入力端子10には、可変利得回路の利得を外部から 制御するための第1の利得制御信号Vxが入力される。 この第1の利得制御信号Vxは、利得制御信号変換回路 (Control Signal Converter) 11により第2の利得制 御信号Vyに変換された後、利得制御回路12に供給さ

【0021】利得制御回路12は、第2の利得制御信号 Vyにより利得が制御される回路であり、図10に示し た従来の可変利得回路と同様に差動トランジスタ対を構 成するトランジスタQ1、Q2からなる。トランジスタ Q1. Q2の共通エミッタ端子に入力信号電流 Isig が注入され、トランジスタQ1のコレクタ端子から出力 信号電流Iaが取り出される。トランジスタQ2のコレ クタ端子に流れる電流 Ib (Isig-Ia) は不要電 流であり、電源等から供給される。

$$Vy = Vt \cdot ln \{exp(b \cdot Vx/Vt) - 1\}$$

ここで、b>=0、Vx>=0である。ただし、Vx=0の場合は、式(2)からVyは-∞となるが、この場 合は差動トランジスタ対の一方のトランジスタ(Q1) にのみ入力信号電流 Isigが流れると解釈するものと する。

【0023】次に、第2の利得制御信号Vyを利得制御

$$Ia/Isig=1/[1+exp(Vy/Vt)]$$

ここで、V t は熱電圧であり、常温で約26mVであ る。式(3)は、図10に示した従来の可変利得回路の 伝達関数を表した式(1)における利得制御信号Vxが 利得制御信号変換回路11により変換された第2の利得

【0022】利得制御信号変換回路11から出力される 第2の利得制御信号Vyは電圧信号であり、利得制御回 路12のトランジスタQ1、Q2のベース端子間に入力 される。利得制御信号変換回路11は、第1の利得制御 信号Vxを次式の入出力特性に従って第2の利得制御信 号Vyに変換する。

$$/x/Vt) - 1$$
 (2)

回路12に入力した場合、出力信号電流 I a が第1の利 得制御信号Vxに対して指数関数的に変化することを説 明する。

【0024】図1中に示した利得制御回路12の利得、 つまり入力信号電流 I s i gから出力信号電流 I a への 伝達関数は、次式(3)で表される。

$$(Vy/Vt)] (3)$$

制御信号Vyに置き換わっている点以外、式(1)と同 様である。

【0025】この式(3)のVyに式(2)を代入する と、次のようになる。

$$Ia/Isig=1/[1+exp(Vy/Vt)]$$

 $=1/[1+\exp{(Vt/Vt)} \ln{(\exp{(b\cdot V)})}$

 $x/V(t) - 1 \} \}]$

 $= 1 / [1 + e \times p (b \cdot V \times / V t) - 1]$

 $=1/[exp(b\cdot Vx/Vt)]$ $= e \times p (-b \cdot V \times / V t)$

(4)

この式(4)より、第1の利得制御信号Vxを0から正 方向に増加させると、利得が指数関数的に減少すること が分かる。また、第1の利得制御信号Vxが0の場合、 利得 I a / I s i gは1であり、入力信号電流 I s i g が全て出力信号電流 I a として出力されることになる。

【0026】図10に示した従来の可変利得回路は、式 (1) に示した伝達関数であり、前述したように、1≪ exp(Vx/Vt)の条件が成立する場合のみしかI a/Isig=1/exp(Vx/Vt)の関係が得ら れず、例えば Ia/Isigが1/2に近い領域では、 利得制御信号Vxに対してIa/Isigが指数関数的 に変化しなくなってしまったのに対して、本発明におい てはIa/Isig=1の領域まで、利得制御信号Vx に対してIa/Isigを指数関数的に変化させること ができることが明らかである。すなわち、可変利得回路 に入力される第1の利得制御信号Vxに対して利得が指 数関数的に変化する範囲を従来の可変利得回路に比較し て大幅に拡大することができる。

【0027】次に、図2~図5を用いて図1における利 得制御信号変換回路11の具体例を幾つか説明する。

【0028】 (利得制御信号変換回路の具体例1) 図2 に示す利得制御信号変換回路11-Aは、トランジスタ Q10、Q11からなる差動トランジスタ対を主体とし て構成され、トランジスタQ10、Q11の共通エミッ 夕端子には直流電流10が入力される。この差動トラン ジスタ対の一方のトランジスタQ10は、破線で示すよ

うにコレクタ端子とベース端子が接続された、いわゆる ダイオード接続とされており、コレクタ端子には I 1= Io·exp(-b·Vx/Vt)なる電流が入力され る。差動トランジスタ対の他方のトランジスタQ11の ペース端子は電源端VBBに接続され、所定の直流レベル に固定されており、コレクタ端子は他の電源端VCCに接 続される。そして、トランジスタQ10, Q11のベー ス端子間の電位差が出力端子13-1,13-2から第 2の利得制御信号 Vyとして出力される。

【0029】この場合、利得制御信号変換回路11の出 力端子13-1,13-2から見た利得制御回路12の 入力インピーダンスが高いことが要求されるが、図1に 示したように第2の利得制御信号Vyは利得制御回路1 2の差動トランジスタ対Q1、Q2のペース端子間に入 力されるので、入力インピーダンスは高いと見なすこと ができる。

【0030】図2に示した構成の利得制御信号変換回路 11-Aにおいて、入力である第1の利得制御信号Vx と出力である第2の利得制御信号 Vyの関係が式(2) を満たすことを以下に説明する。ただし、ここでは各ト ランジスタのベース電流は小さいため、無視して解析を 行う。

【0031】第2の利得制御信号VyはトランジスタQ 10、Q11のベース端子間の電位差であるから、 Vy = VBE (Q11) - VBE (Q10) となる。 VBE (Q1 0), VBE (Q11) は、それぞれトランジスタQ1

0. Q11のベース・エミッタ間電圧である。従って、 【0032】 第2の利得制御信号Vyは次式で表される。

> $Vy = Vt \{ln((Io-I1)/Is) - ln(I1/Is)\}$ $= Vt \cdot ln(Io/I1-1)$ $= Vt \cdot ln(Io/(Io \cdot exp(-b \cdot Vx/Vt)) - 1)$ $= Vt \cdot ln\{exp(b \cdot Vx/Vt) - 1\}$ = xt(3) (5)

このように図2に示した利得制御信号変換回路11-Aは、式(2)を満たしており、この回路11-Aを図1中の利得制御信号変換回路11として用いることにより、第1の利得制御信号Vxに対して利得制御回路12の利得を指数関数的に変化させることができる。言い換えれば、第1の利得制御信号Vxと出力信号電流Iaの対数の関係を線形とすることができる。

【0033】(利得制御信号変換回路の具体例2)図3に示す利得制御信号変換回路11-Bは、図2に示した利得制御信号変換回路11-Aでは無視したベース電流を補償する回路例を示しており、図2と異なるところはトランジスタQ10のベース端子にベース電流補償用の電流Ibが入力されている点である。

【0034】一般に、利得制御信号変換回路に比べ利得制御回路12は電流が大きいため、図2に示した利得制御信号変換回路11-Aでは、トランジスタQ10に流すべき電流I1の一部が利得制御回路12に流れてしまい、第1の利得制御信号Vxによる利得設定値に対して利得誤差が生ずる。

【0035】利得制御回路120動作電流およびトランジスタの β (電流増幅率)はICO製造プロセスにより自明であるので、利得制御回路12が吸い込むベース電流は推定可能である。この推定を基に、上述したベース電流補償用の電流Ibを設定することができる。また、後で述べるよつに、ベース電流モニタ回路を用いてベース電流補償を行ってもよい。

【0036】(利得制御信号変換回路の具体例3)図4に示す利得制御信号変換回路11-Cは、図2に示した利得制御回路11-Aをさらに具体的に示している。以下、図2と異なる点についてのみ説明すると、図2にお

 $Io = Is \cdot exp (VBE/Vt)$

一方、トランジスタQ21のコレクタ電流I1は、トランジスタQ21のベース電圧を抵抗R(抵抗値Rとする)によって電圧源VBE(電圧値をVBEとする)よりI

ける直流電流Ioを発生する電流源は、電圧源VBEおよび第1のトランジスタQ20により実現される。トランジスタQ20のベース端子は電圧源VBEおよび抵抗Rの一端に接続され、抵抗Rの他端は第2のトランジスタQ21のベース端子および利得制御電流源Icnt(=kVx)に接続される。

【0037】利得制御電流源Icntは、第1の利得制御信号Vxの電圧に比例した(比例係数kとする)直流電流を発生する。このような利得制御電流源は、例えばエミッタ縮退抵抗をエミッタ端子間に接続して線形範囲を拡大させた差動回路等により構成される電圧-電流変換回路を用いて簡単に実現できるので、ここでは詳しい説明を省く。

【0038】トランジスタQ21のエミッタ端子は接地され、コレクタ端子はトランジスタQ22、Q23および抵抗R10、R11からなるカレントミラー回路の電流入力端子(トランジスタQ22のベース/コレクタ端子)に接続される。このカレントミラー回路の電流出力端子(トランジスタQ23のコレクタ端子)は、トランジスタQ10のコレクタ端子に接続されている。

【0039】このように構成された利得制御信号変換回路11-Cにおいては、トランジスタQ22、Q23および抵抗R10、R11よりなるカレントミラー回路の電流出力端子からトランジスタQ10のコレクタ端子に前述した $I1=Io\cdot exp(-b\cdot Vx/Vt)$ なる電流が供給される。以下、この点について詳しく説明する

【0040】トランジスタQ20のコレクタ電流Ioは、次式で表される。

(6)

 $cnt\cdot R$ 分だけ降下させた電圧となるので、次式で表される。Icntt、利得制御電流源Icnt (=kV x) の電流値を表す。

$$I 1 = I s \cdot e \times p \quad (VBE - I c n t \cdot R) / V t)$$

$$= I s \cdot e \times p \quad (VBE / V t) \quad e \times p \quad (-I c n t \cdot R / V t)$$

$$= I o \cdot e \times p \quad (-k V \times R / V t)$$

$$= I o \cdot e \times p \quad (-b \cdot V \times / V t) \quad (7)$$

ここで、 $k \cdot R = b$ とした。従って、この回路により電流 $I \cdot 1 = I \cdot o \cdot e \times p \cdot (-b \cdot V \times / V \cdot t)$ が生成されることが分かる。

【0041】また、IC製造上のばらつきを考えると、電流I1の最大値に対して電流Ioが大きくなる可能性

があり、その場合には第1の利得制御信号Vxに利得制御が不感となる領域が存在することになる。

【0042】このような第1の利得制御信号Vxによる 利得制御不感領域の発生を回避するためには、カレント ミラー回路の入出力電流比を1未満とする、つまりトラ ンジスタQ22のエミッタ面積をトランジスタQ23の エミッタ面積に比べ大きくするか、またはトランジスタ Q22のエミッタに接続されている抵抗R10の値をト ランジスタQ23のエミッタに接続されている抵抗R1 1よりも小さくすればよい。

【0043】これにより、ばらつきの範囲内でIo>I 1とすることが可能となり、利得制御信号 Vxによる利 得制御不感領域がなくなる。但し、Vxが0の場合でも I1>Ioとなってしまうため、最大利得は下ることに なる。しかし、最大利得の劣化は1 d B以下に抑えるこ とが詳細な設計により可能であり、実用上問題とはなら ない。

【0044】一方、Vx=A(A>0)から利得制御を 行いたい場合は、上記と反対の手法をとればよい。すな わち、 Ioく I1とするため、カレントミラー回路の入 出力電流比を1以上とする、つまりトランジスタQ22 のエミッタ面積をトランジスタQ23のエミッタ面積に 比べ小さくするか、または抵抗R10の値を抵抗R11 よりも大きくすればよい。これは、第1の利得制御信号 Vxが0Vを出力できず、例えば0.5V以上の値しか 出力できないような場合に有効である。

【0045】(利得制御信号変換回路の具体例4)図5 に示す利得制御信号変換回路11-Dは、図3に示した 利得制御信号変換回路11-Bをさらに具体的に示して おり、前述したようにベース電流をモニタしてベース電 流を補償する機能を有する。

【0046】図4と異なる部分について説明すると、図 5では利得制御信号変換回路11-D内に第3のトラン ジスタQ26と第1および第2のカレントミラー回路が 設けられている。すなわち、第2のトランジスタQ21 のコレクタ端子に第3のトランジスタQ26のエミッタ 端子が接続され、トランジスタQ26のコレクタ端子は トランジスタQ22、Q23および抵抗R10、R11 からなる第1のカレントミラー回路の電流入力端子(ト ランジスタQ22のペース/コレクタ端子) に接続され る。この第1のカレントミラー回路の電流出力端子(ト ランジスタQ23のコレクタ端子)は、トランジスタQ 10のコレクタ端子に接続されている。

【0 0 4 7】一方、第3のトランジスタQ26のベース 端子には、トランジスタQ24, Q25および抵抗R 1. R2からなる第2のカレントミラー回路の電流入力 端子(トランジスタQ25のベース/コレクタ端子)が 接続される。この第2のカレントミラー回路の電流出力 端子(Q24のコレクタ端子)は、トランジスタQ10 のベース/コレクタ端子およびトランジスタQ1のベー ス端子に接続される。

【0048】ここで、利得制御回路12における入力信 号電流 Isigの直流成分を(n-1) Ioとし、第1 のトランジスタQ20のコレクタ電流と第1の利得制御 信号Vxが0のときの第2のトランジスタQ21のコレ クタ電流をいずれもIoと設定する。さらに、第2のカ レントミラー回路を構成するトランジスタQ24、Q2 5のエミッタ面積比をn:1とし、抵抗R1、R2の比 をR1:R2=n:1とする。

【0049】このように構成される利得制御信号変換回 路11-Dにおいては、Vx=0のとき、第3のトラン ジスタQ26のベース電流 Io/β(β:電流増幅率) が第2のカレントミラー回路の電流入力端子であるトラ ンジスタQ25のベース/コレクタ端子に入力され、こ のカレントミラー回路でn倍されて電流出力端子である トランジスタQ24のコレクタ端子からn・lo/βが 出力される。

【0050】 Vx=0の場合、トランジスタQ10に流 れる電流はIo、トランジスタQ1に流れる電流は(n -1) Ioであるため、これら二つのトランジスタQ1 0, Q1のベース電流の和は $Io/\beta+(n-1)$ Io $/\beta = n \cdot Io/\beta$ となる。これらのベース電流は、上 述したように第2のカレントミラー回路により供給され る。従って、トランジスタQ10のコレクタに流すべき 電流 I 1 の一部がトランジスタQ 1 0 のベースおよび利 得制御回路12内のトランジスタQ1のベースに供給さ れることがなくなり、第1の利得制御信号Vxにより設 定される利得が正確に得られる。

【0051】[第2の実施形態]図6は、本発明の第2 の実施形態に係る可変利得回路の基本構成を示す図であ り、利得制御回路を差動回路化した場合を示している。 入力端子10に外部から入力される第1の利得制御信号 Vxが利得制御信号変換回路11により第2の利得制御 信号Vyに変換された後、利得制御回路14に供給され る点は、図1に示した第1の実施形態と同様である。

【0052】利得制御回路14は、第1の差動トランジ スタ対を構成するトランジスタQ1, Q2と、第2の差 動トランジスタ対を構成するトランジスタQ3、Q4を 主体として構成される。第1の差動トランジスタ対にお いては、トランジスタQ1、Q2の共通エミッタ端子に 正の入力信号電流+Isigが注入され、一方のトラン ジスタQ1のコレクタ端子から正の出力信号電流+Ia が取り出される。同様に、第2の差動トランジスタ対に おいては、トランジスタQ3、Q4の共通エミッタ端子 に負の入力信号電流-Isigが注入され、一方のトラ ンジスタQ3のコレクタ端子から負の出力信号電流ー【 aが取り出される。出力信号電流として取り出されない トランジスタQ2、Q4のコレクタ電流+Ib、-Ib は図示しない電圧源VCCに流れるものとする。

【0053】そして、第1の差動トランジスタ対の二つ のトランジスタQ1、Q2のペース端子間および第2の **差動トランジスタ対の二つのトランジスタQ3、Q4の** ベース端子間に、利得制御信号変換回路11からの第2 の利得制御信号Vyが供給されることにより、利得制御 回路14の利得が制御される。利得制御信号変換回路1

1のVyとVxの関係は図1と同様であり、ここでは説

【0054】次に、図7および図8を用いて第2の実施 形態に係る可変利得回路のより具体的な例について説明

【0055】 (第1の具体例) 図7は第1の具体例であ り、図4で説明した利得制御信号変換回路11-Cを図 6 で説明した差動回路化した利得制御回路14と組合わ せた例である。利得制御信号変換回路11-Cおよび利 得制御回路14の動作は、図4および図6で説明した通 りであるため、詳細な説明は省略する。

【0056】 (第2の具体例) 図8は第2の具体例であ り、図5で説明した利得制御信号変換回路11-Dとほ ぼ同様の利得制御信号変換回路11-Eを図6で説明し た差動回路化した利得制御回路14と組合わせた例であ

【0057】利得制御信号変換回路11-Eは、図5中 に示した利得制御信号変換回路11-Dと回路構成は同 じであるが、トランジスタQ10のベース電流および差 動回路化された利得制御回路14のトランジスタQ1, Q3のベース電流を補償するため、トランジスタQ2 4, Q25および抵抗R1, R2からなる第2のカレン トミラー回路のトランジスタサイズ比および抵抗比を図 5の場合と異ならせている。

【0058】具体的には、図8中に示すようにトランジ スタQ25, Q26のエミッタ面積比を1: (2n-1) とし、抵抗R1, R2の抵抗比を (2n-1):1 としている。これにより、Q1、Q3およびQ10のベ ース電流を補償し、第1の利得制御信号Vxにより設定 される利得を正確に得ることができる。

【0059】 [応用例] 次に、本発明による可変利得回 路の応用システムの例として、携帯電話機その他の移動 無線線通信機器における無線送受信機回路について説明 する。図9は、ヘテロダイン方式による無線送受信機回 路の構成を示している。なお、ここでは送受の切り替え を時分割で行うTDD (Time Division Duplex) 方式を 例として説明するが、これに限るものではない。

【0060】送信時には、送信側ベースバンド処理部1 0 1 からベースパンド信号発生部で発生された直交した 二つのペースパンド信号 Ich (TX), Qch (T X)が適当な帯域制限フィルタにより処理されて出力さ れる。これらのベースパンド信号 Ich (TX), Qc h (TX) は乗算器102, 103と加算器104から なる直交変調器に入力され、周波数 f L02の第2局部発 振信号を変調する。第2局部発振信号は局部発振器30 1で発生され、90°移相器 (90-PS) 302によ り直交した2つの信号に分割されて直交変調器に入力さ れる。

【0061】この直交変調器から出力される変調後の信 号はIF信号であり、可変利得回路105に入力され

る。可変利得回路105は、これまで説明した本発明に 基づく可変利得回路であり、図示しない制御系からの利 得制御信号(第1の利得制御信号Vxに相当)に従って 入力のIF信号を適当な信号レベルに調整する。

【0062】この場合、IF信号は電流信号として可変 利得回路105に与えられる。さらに、先に説明した可 変利得回路では出力信号が電流信号として取り出される が、可変利得回路105の出力として電圧信号が要求さ れる場合には、電流信号が電圧信号に変換されて出力さ

【0063】可変利得回路105から出力されるIF信 号は、一般に直交変調器および可変利得回路105で発 生する不要な高調波を含むため、この不要成分を除去す るためのローパスフィルタ (LPF) またはバンドパス フィルタ (BPF) からなるフィルタ106を介してア ップコンパータ107に入力される。

【0064】アップコンパータ107は、IF信号と第 1局部発振器304で発生される周波数fL01の第1局 部発振信号との乗算を行い、周波数 fLOI+fLO2のRF 信号と周波数 fL01-fL02のRF信号を生成する。これ ら二つのRF信号のいずれか一方が所望波とされ、一方 は不要なイメージ信号である。ここでは、周波数 f L01 + fL02のRF信号を所望波とするが、周波数 fL01- f LO2のRF信号を所望波としてもよい。イメージ信号 は、BPFからなるイメージ除去用フィルタ108によ り除去される。所望波は電力増幅器109により所要の 電力レベルまで増幅された後、送受切り替えスイッチ (またはデュプレクサ) 306を介してアンテナ307 に供給され、電波として放射される。

【0065】一方、受信時には、アンテナ307から出 力される受信RF信号が送受切り替えスイッチ (または デュプレクサ) 306およびBPFからなるフィルタ2 01を介して低雑音増幅器(LNA)202に入力され る。LNA202により増幅された受信RF信号は、B PFからなるイメージ除去用フィルタ203を介してダ ウンコンパータ204に入力される。

【0066】ダウンコンパータ204は、第1局部発振 器304で発生される周波数 f LOIの第1局部発振信号 と受信RF信号の乗算を行い、受信RF信号をIF信号 に周波数変換する。このIF信号はBPFからなるフィ ルタ205を通過した後、可変利得回路206を介して 分波器 (図示せず) および乗算器207,208からな る直交復調器に入力される。

【0067】ここで、可変利得回路206は送信側の可 変利得回路105と同様に、これまで説明した本発明に 基づく可変利得回路であり、図示しない制御系からの利 得制御信号(第1の利得制御信号Vxに相当)に従って 入力のIF信号を適当な信号レベルに調整する。この場 合も、IF信号は電流信号として可変利得回路206に 与えられ、また可変利得回路206の出力として電圧信

号が要求される場合には、電流信号が電圧信号に変換されて出力される。

【0068】上記の直交復調器には、送信側の直交変調器と同様に第2局部発振器301から90°移相器303を介して直交した周波数fL02の第2局部発振信号が入力される。この直交復調器の出力Ich(RX)およびQch(RX)は受信側ベースバンド処理部209に入力され、ここで受信信号が復調されることにより、元のベースバンド信号が再生される。

【0069】なお、この応用例ではIF段の可変利得回路105、206に本発明を適用すると述べてきたが、高周波回路である送信側の電力増幅器109や受信側のLNA202を可変利得回路で構成する場合にも、本発明の可変利得回路の構成を適用することができる。これらの場合、基本的には入力信号がIF信号からRF信号に変わるだけである。

[0070]

【発明の効果】以上説明したように、本発明によれば外部からの第1の利得制御信号を利得制御回路への入力に適した第2の利得制御信号に変換する利得制御信号変換回路を設け、第1の利得制御信号に対して利得が指数関数的に変化する第1の利得制御信号の制御電圧範囲を拡大することができる。

【0071】従って、本発明の可変利得回路では、利得制御信号とデシベル表示した利得との関係が線形となることにより、広範囲の利得制御を簡単な制御で可能とするとともに、可変利得回路において信号電流を無駄に捨てることがなくなるため、信号のS/N比を高く維持することが可能となる。

【図面の簡単な説明】

【図1】 本発明の一実施形態に係る可変利得回路の基本構成を示す図

【図2】 図1における利得制御信号変換回路の第1の 例を示す回路図

【図3】 図1における利得制御信号変換回路の第2の例を示す回路図

【図4】 図1における利得制御信号変換回路の第3の 例および利得制御回路を示す回路図

【図3】 図1における利得制御信号変換回路の第4の 例および利得制御回路を示す回路図

【図6】 本発明の他の実施形態に係る可変利得回路の

基本構成を示す図

【図7】 図6における利得制御信号変換回路の第1の 例および利得制御回路を示す回路図

【図8】 図6における利得制御信号変換回路の第2の 例および利得制御回路を示す回路図

【図9】 ヘテロダイン方式による無線送受信機の無線 回路部の構成例を示すブロック図

【図10】 従来の可変利得回路の例を示す回路図 【符号の説明】

10…第1の利得制御信号の入力端子

11, 11-A, 11-B, 11-C, 11-D…利得 制御信号変換回路

12、14…利得制御回路

13-1,13-2…第2の利得制御信号の出力端子 Q1,Q2…第1の差動トランジスタ対のトランジスタ Q3,Q4…第2の差動トランジスタ対のトランジスタ Q10,Q11…第3の差動トランジスタ対のトランジ

Q20…第1のトランジスタ

スタ

Q21…第2のトランジスタ

Q22, Q23…カレントミラー回路(第1のカレント ミラー回路)のトランジスタ

Q 2 4 , Q 2 5 …第 2 のカレントミラー回路のトランジ スタ

Q26…第3のトランジスタ

Vx…第1の利得制御信号

Vy…第2の利得制御信号

101…送信側ベースバンド処理部

102, 103, 207. 208…ミキサ

104…加算器

105、206…可変利得增幅器

106, 108, 201, 203, 205…フィルタ

107…アップコンバータ

109…電力增幅器

202…低雑音增幅器

204…ダウンコンパータ


209…受信側ベースバンド処理部


301, 304…局部発振器


302,303…90°移相器

306…送受切替えスイッチまたはデュプレクサ


307…アンテナ















[図9]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
_

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.